在Nanjing的全球闪存峰会上，Huirong Technology的企业存储部高级营销助理和产品应用周Zhou Zhou Zhoun，解释了Huirong的业务水平存储技术如何在新的AI波浪时代发展，以及如何通过Kuai技术采访。几乎每个人都在谈论整个过程，但实际上，AI已经发展了数十年，并且正在经历摇晃地球的变化。 MIT AI实验室已经在1966年设计了其第一个聊天机器人Eliza。这使您可以通过单词，单词的人词来分析内容的输入，并像与真实的人聊天一样重新组织答案。今天的人工智能后面有一个很棒的模型，其中有数百亿个参数，逐渐变得无所不能。当然，现代的IA负载对Thehardware的性能有前所未有的要求。它们不仅是CPU处理器和GPU加速器，而且是功能强大的内存和存储SUP港口。 SSD的快速发展是在正确的时间。段商业存储解决方案称为Montitantm。这不是一个芯片，而是基于包括SSD主芯片，参考硬件设计和业务级固件的平台的完整解决方案。周·宗林（Zhou Zonglian）解释说，黄隆（Huirong）专注于IC设计，并且不生产完成的SSD产品。因此，Montitantm平台本质上为客户提供参考设计，并提供固体的技术和设计基础，从而促进客户根据此产品开发自己的产品，重点关注产品的定义和营销。 Huirong Montitantm平台上的第一个产品是SM8366。各种特征和业务级别的安全性，包括PCIE 5.0，Dualport，NVME 2.0，OCP 2.5等等，以及更多的功能，并最多接收256 TB闪存的闪存容量。顺序阅读性能超过14 GB/s，随机性能超过350万IAP。大 - 具有图像的尺度模型或神经元网络培训可以在更快的时刻完成。可以说，这是一个真正的业务层面控制。 SM8388是Huirong Montitantm平台的新成员，该平台接纳了8个频率闪存，最大容量和SCA界面，延续了SM8366的各种好处。借助未来，Huirong还准备了PCIE 6.0 SSD主控件“ SM8466”。它的创新敌人可以使用高级TSMC流程，承认一个X4或两个X2端口，最多可容纳16个闪存通道和512TB的闪存存储容量，与DDR5-7200的规格相吻合，并接纳了NVME 2.0+。该表演取得了长足的进步，医疗验证的表现接近28 GB/S甚至30GB/S，而4K随机性能也达到了700万个Bougy。周宗在接受采访时说，AI时代产生了新的储存需求。首先，与NVIDIA提出的要求一样，最终性能通常为v埃里（Ery）夸张了，其次，有多个租户也是蒙蒂塔·德·霍恩（Montita de Huirong），这是对CSP云中服务制造商的中心需求。北？该平台承诺满足以这两个方面为代表的各种需求。在主控制设计SM833366的开头，这个概念非常明确。这是PCIE 5.0芯片。因此，内部体系结构的一般设计的起点是允许使用PCIE 5.0的高带宽并处理大数据流。因此，在内部创建了多个A引擎的专用和高效的引擎，并且在数据流控制和其他方面进行了许多优化。它在那里。同时，Huirong对如何从正面有效地处理命令尾巴进行了研究，并根据闪存计划的数量并行处理，例如特定方法，设计相应的处理机制市场，相应的定向方法以及相应的方法和相应的处理。瓶颈。对于诸如模块制造商之类的直接客户而言，Fleeong SM8366的关键价值是一个特别优化的固件体系结构，可促进使用Fleeong的主要控制芯片用于产品设计和大规模生产，这使得更容易，更有效地降低了难度和成本的开发成本。对于CSP，最终性能，能源效率和其他技术创新等最终客户，它可以大大改善用户体验。特别是，多个租户性能技术的性能的构象可以比传统的软件级别控件从更精确的硬件级别做出响应，这使几个租户可以得到完善，隔离和保证，从而获得保证的服务质量。这是许多CSP非常重要的事情。应该说设计出色的大师OL PCIE SSD现在变得越来越困难。包括全面的调整和流程平衡，体系结构，固件，算法等。周宗族认为关键点是pthey可以分为三个级别：一个是高级过程的选择。使用更先进的过程（例如6 nm，5 nm甚至4 nm）可以大大降低能耗，因为高级过程的逃逸速率较慢可以更好地控制逃生波的问题，尤其是在高温下。当然，高级流程的成本很高。第二个是成本控制方法。为了平衡高制造成本，弗莱恩的核心战略正在最大程度地迭代和减少修订。也就是说，在打击尖端（胶带）之前，必须在系统级别进行非常充分而严格的验证。因此，Huirong可以在模拟，加速验证等方面投入许多资源，以努力进行Discov急诊室和解决问题，避免昂贵的障碍和传输评论，并节省许多一般成本。第三是芯片建筑设计。在主要控制芯片中，Huirong实施了复杂的能源管理，例如动态切换（功率激活）和其他技术，可以根据不同工作量的不同条件来精确激活某些处理引擎，避免了不必要的浪费。总而言之，创建良好主控制的平衡点是在选择高级过程时获得能源效率的好处。在早期验证中投入大量资源，以确保成功或稀释高设计和制造成本。我们追求建筑设计中能源消耗的高效和智能管理。如前所述，SSD PCIE 6.0的主要控制设计计划发生了。存储行业计划于今年推出，并将在2026年开始实施D IIT将在2028年左右的传播阶段繁殖。已宣布了下一代的标准PCIE 7.0。 SSD预计将启动到2028年，并将在2029年推出。将来，输入PCIE 6.0，PCIE 7.0将使SSD Master Control Design更加复杂，并且挑战变得更加严重。周宗族认为这一挑战有两个主要方面。一个是技术挑战。 PCIE 6.0/7.0的技术复杂性是一个重要的挑战，包括信号的完整性和速度，包括芯片的所有方面，系统和PCB设计。第二个是非技术挑战，主要不是成本管理。例如，PCIE 6.0/7.0所接受的过程应该更加复杂，这应该导致非常高的设计和制造成本。从这个意义上讲，弗莱恩的反应策略的核心是保证成功并最大程度地减少设计的效果。因此，一个空前的S系统，在使用芯片芯片发现和解决潜在问题之前，非常充分和严格。需要级验证。此外，Fleeong在PCIE 5.0主控制年龄中的良好积累对于面对PCIE 6.0/7.0的挑战也很重要。周的宗派还强调了芯片设计的极高成本，尤其是在高级过程中。因此，Fleeong策略是以可控成本最大化芯片中的不同发动机，并通过强大的固件层灵活地适应不同的应用程序方案。 Huirong不断研究市场需求，再加上有关内部专家和外部信息的详细讨论，并且仅考虑在相应的解决方案中投资，如果它相信存在合理且实质性的市场机会。这就需要在“市场步骤的一半”和“避免冒险过度冒险”之间找到最佳平衡。您还必须满足性能的最严格要求新颖的消费和集成，以确保您的产品在未来5 - 10年或更长时间内在技术上继续领先。例如，在主要控制PCIE 5.0中，Huirong没有快速的开始，但是选择了一个更加成熟的机会，可以在消费者一级拍摄稳定且可靠的业务级别SM2508的SM836。